基于Nios Ⅱ的伪随机序列信号发生器IP核设计
来源期刊：工矿自动化2011年第2期
论文作者：郑恭明 沈媛媛
文章页码：52 - 55
关键词：伪随机码;信号发生器;Nios Ⅱ;SOPC Builder;Avalon总线;IP核;
摘 要：根据Nios Ⅱ嵌入式系统的Avalon总线规范,提出了一种伪随机序列信号发生器IP核的设计方法,详细介绍了IP核的硬件和软件设计。该方法采用自定制组件的软硬件协同设计,实现了阶次与码字时长可调的伪随机序列信号发生器IP核设计。在可控震源信号发生器设计中对IP核进行验证,证明了其可行性和正确性。
郑恭明，沈媛媛
长江大学电子信息学院
摘 要：根据Nios Ⅱ嵌入式系统的Avalon总线规范,提出了一种伪随机序列信号发生器IP核的设计方法,详细介绍了IP核的硬件和软件设计。该方法采用自定制组件的软硬件协同设计,实现了阶次与码字时长可调的伪随机序列信号发生器IP核设计。在可控震源信号发生器设计中对IP核进行验证,证明了其可行性和正确性。
关键词：伪随机码;信号发生器;Nios Ⅱ;SOPC Builder;Avalon总线;IP核;
