DOI:10.19476/j.ysxb.1004.0609.2004.s1.060

2.5～40Gb/s光收发关键器件芯片技术

朱恩 王志功 冯军 黄颋 王欢 陈海涛 孟凡生 杨守军 吴春红 仇应华 沈桢 郁伟嘉 王雪艳 程树东 孙玲 费瑞霞 王峻峰 刘欢艳 陈明洁

  东南大学无线电工程系射频与光电集成电路研究所  

  东南大学无线电工程系射频与光电集成电路研究所 南京 2 1 0 0 96  

摘 要：

介绍了2.5～40Gb/s的光通信收发器处理芯片的研究情况, 芯片功能包括复接器、激光驱动器、前置放大器与限幅放大器、时钟恢复和数据判决电路以及分接器。采用的工艺有0.18/0.25μmCMOS, 0.15/0.2μmGaAsPHEMT和2μmGaAsHBT等, 采用多项目晶圆方式和国外先进的工艺生产线进行芯片制作。研究中采用了高速电路技术和微波集成电路技术, 如采用SCFL电路、超动态D触发器电路、同步注入式VCO、分布放大器、共面波导和传输线技术等。在SDH155Mb/s～2.5Gb/s的收发器套片设计方面已实现产品化。还介绍了10Gb/s的收发器套片产品化问题, 如封装问题等, 讨论了40Gb/s以上速率芯片技术的发展趋势, 包括高速器件建模和测试问题等。

关键词：

光纤通信;SDH;超高速集成电路;收发器;CMOS;GaAs;PHEMT;HBT;SCFL;VCO;

中图分类号： TN929.11

Transceiver integrated circuit technology for 2.5～40 Gb/s optical-fiber communication

Abstract：

The transceiver integrated circuits tehcnology of 2.540 Gb/s was studied for optical-fiber communication. The ICs include multiplexer, laser-driver, preamplifier and limiting amplifier, clock recovery and data decision, demultiplexer. The technologies of 0.18/0.25 μm CMOS, 0.15/0.2 μm GaAs PHEMT and 2 μm GaAs HBT were used to research and design the ICs. The MPW (multi-projet wafer) method and advanced foundry technology were adopted to produce the ICs. The high-speed circuit technology and MMIC technology were adopted to research our circuit, such as SCFL structure, super-dynamic DFF, synchronization injection VCO, distributed amplifier, coplanar waveguide and transmission-line technology. The 155 Mb/s2.5 Gb/s SDH transceiver ICs was produced. The developing trand of above 40 Gb/s ICs design technology was discussed, including high-speed device modeling and the ICs testing.

Keyword：

optical-fiber; communication; SDH; super-high speed integrated circuit; transceiver; CMOS; GaAs; PHEMT; HBT; SCFL; VCO;

光通信集成电路的发展与光通信的市场需求密切相关。 近几年来, 电信市场全面开放, 光纤通信的发展速度超过了数据业务的增长速度, 成为目前发展速度最快的技术, 光通讯技术的迅速发展和普及给光电集成电路带来了巨大的市场需求。 目前, 国内干线上的SDH采用的基本上是2.5 Gb/s的系统, 10 Gb/s的系统也在酝踉上马。 国际上提高光信号传输速度的下一个目标是从40 Gb/s提高到80 Gb/s乃至160 Gb/s, 它要求驱动电路的工作速度要在40 Gb/s以上。 目前, 围绕40 Gb/s以上的调制和驱动电路的实现, 欧美日的器件公司竞争非常激烈。

东南大学无线电系射频与光电集成电路研究所 (以下简称射光所) 承担了国家“八六三”计划项目“10-40G光收发关键器件芯片技术研究”的课题, 芯片系统针对SDH体系的STM-64/256两个标准, 采用国际上先进的半导体工艺进行理论研究和芯片设计, 选择的工艺有0.25/0.18 μm CMOS, 2 μm GaAs HBT工艺, 0.1/0.2 μm GaAs HEMT工艺等, 同时争取获得InP基的HBT、 SiGe的BiCMOS工艺, 课题也要研究产品化问题。 这项课题的意义不仅仅是为了解决高端SDH的芯片技术问题, 更重要的是, 它可以填补我国在这个尖端芯片核心设计技术领域的空白, 技术本身具有普适性, 可以解决相似的光通讯系统芯片技术问题, 如万兆以太网收发器处理芯片等。 目前, 东南大学射光所在10 Gb/s以下的SDH套片设计上已完全成熟, 已研制成功了从155 Mb/s, 622 Mb/s到2.5 Gb/s的SDH收发器产品化芯片 (见图1) 。

图1 射光所的SDH STM 1-16的收发器芯片系列化产品

1 研究进展

1.1 芯片系统的功能和指标

10～40 G光收发关键器件芯片系统的功能包括: 复接器、 激光驱动器、 前置放大器、 限幅放大器、 时钟恢复、 数据判决电路和分接器, 芯片结构见图2, 芯片的特性针对SDH。

图2中, 在发送端, 复接器是把N路低速数据复接成1路高速数据, 激光驱动器驱动激光二极管发光, 激光驱动器将高速数字电平信号进行放大, 并经过电流开关转换为大幅度的电流脉冲来驱动激光二极管;在接收端, 光信号由光电二极管转化为电信号, 微弱的电信号经过低噪声前置放大器进行预放大, 主放大器将前置放大器的输出信号放大至一定幅度, 以满足数据判决和时钟恢复电路输入电平的需要, 时钟恢复和数据判决电路分别从中恢复出时钟信号和数据信号, 分接器从一路高速输入数据流分解出多路低速数据。

根据目前的工艺水平, 对于10 Gb/s速率的芯片, 可以采用0.25/0.18 μm CMOS工艺和砷化镓/磷化铟基的HBT和HEMT工艺, 对于40 Gb/s速率的芯片, 只能采用砷化镓和磷化铟基的HBT和HEMT工艺才有实现的可能, 对于可产品化的10 Gb/s芯片组, 性能指标要求满足STM-64标准。

1.2 采用的工艺和流片途径

选择CMOS, BiCMOS, PHEMT, HBT, SiGe, InP, GaAs等工艺和材料, 采用多项目晶圆 (MPW) 方式, 把研究和设计的电路送到国外先进的芯片厂进行芯片制作。 本研究所开辟和巩固了一系列流片途径, 除美国MOSIS以外, 本所还同TSMC、 Winbond、 中芯国际、 法国OMMIC公司、 法国UMS公司、 美国的JAZZ公司、 新加坡特许半导体公司等建立了直接流片的途径, 同时获得了相关的工艺。 这些途径不但可以满足本课题组的需要, 同时, 本所也通过多项目晶圆的形式, 向国内其他单位开放本所的流片渠道, 如已向国内其他单位开放的TSMC 0.18/0.25/0.35 μm CMOS工艺, 本研究所还将开放法国OMMIC公司的先进的0.1 μm GaAs HEMT工艺, 为国内IC设计业接触国际最前沿工艺技术提供帮助。

1.3 10 Gb/s芯片组技术研究的成熟

目前, 射光所在10 Gb/s芯片组的研究上已基本成熟, 采用0.18～0.25 μm CMOS工艺, 基本可以实现10 Gb/s芯片组大部分模块, 为了提高性能, 少数模块需要用HBT/HEMT工艺。

1.3.1 复接器

从结构上分, 复接器有串型、 并型和树型3种结构形式, 对于高速光电集成电路来说, 采用树型结构 (见图3) 有诸多优点, 如功耗小, 速度快等, 所以, 这是目前国际上设计复接器流行的做法。

从电路形式上, 高速电路主要采用SCL逻辑电路, 结构见图4。 SCL逻辑电路可以实现多种逻辑运算, 具有速度快、 摆幅小和抗干扰能力强等特点, 缺点是功耗较大, 这是为了提高速度所必须付出的代价。

图2 光纤传输系统框图

图3 树型结构的4∶1复接器和它的复接波形

图4 SCL逻辑电路

目前, 射光所用0.25 μm CMOS工艺研制的4∶1复接器, 实测速度已能达到8.4 Gb/s。 本研究所用0.18 μm CMOS工艺研制的4∶1复接器模拟结果已达13 Gb/s, 初步测试结果已超过10 Gb/s, 图5为给出的版图。

1.3.2 激光驱动器

激光驱动器的基本模块结构见图6 (a) , 图6 (b) 所示为采用CMOS工艺实现的核心结构的电路图, 其主要部分是多级差分对管, 前面两级对输入信号进行足够的放大, 最后一级的电流开关为其驱动的激光二极管提供足够大的电压和电流, 输出电流的摆幅通过片外的电阻Vmod来控制。 为了得到更好的性能, 最好用InP或GaAs基的HBT或HEMT工艺来实现激光驱动器, 射光所用2 μm GaAs/HBT

图5 采用0.18 μmCMOS工艺的10 Gb/s的 4∶1复接器版图

工艺研制的激光驱动器芯片, 测试结果已能达到10 Gb/s。 图6 (c) 所示为芯片版图。

1.3.3 前置和限幅放大器

光电二极管收到光信号后会产生电流信号, 前置放大器将高速电流信号转换为电压信号并进行预放大, 它是一个高性能的跨阻放大器。 限幅放大器将前置放大器的输出信号进行多级放大至限幅状态, 为后面的时钟恢复和数据判决再生电路提供足够大的输入信号, 同时限幅放大器要求有大的动态范围, 当前置放大器的输出信号幅度有大的波动时, 限幅放大器可以保证基本恒定的电压信号输出。 图7 (a) 所示为前置放大器功能结构, 图7 (b) 所示为限幅放大器的功能结构。相比CMOS工艺, HBT具有基极电阻小、 发射结电容小、 注入效率高、 跨导高及驱动能力强等优点, 目前仍然是设计10 Gb/s级前置和限幅放大器的首选工艺。 本研究所采用2 μm GaAs HBT 工艺设计了10 Gb/s SDH系统用的光接收机前端放大电路, 测试结果为10 Gb/s。 图8所示为电路版图和测试结果。

图6 激光驱动器功能模块

图7 前置放大器 (a) 和限幅放大器 (b)

1.3.4 时钟恢复

图8 2 μm GaAs HBT工艺设计的前置和 限幅放大器的版图 (a) 和输出眼图 (b)

时钟恢复电路有多种实现方式, 图9所示为王志功教授1997年首次在国际上提出的时钟恢复电路专利方案 ^[1] 。 这个电路有几个关键的模块, 尤其是VCO, 这是一个基于锁相环PLL结构的时钟恢复电路 (见图10) 。

图9 时钟恢复电路的一种方案

图10 环型VCO电路结构

在采用0.18 μm CMOS工艺方面, 本研究所实现了9～11 GHz的VCO。 图11给出了采用0.18 μm CMOS工艺实现的环形VCO和锁相环的芯片版图、 照片和测试频谱, 其中VCO最高速率为9～11.5 GHz, 锁相环工作的最高速率为11.5 GHz。

在采用GaAs PHEMT工艺方面, 作者研制的整体时钟恢复电路已将于近期测试。 采用法国OMMIC公司的0.2 μm PHEMT工艺研制的PLL电路首次流片, 实测结果就达到7.2 Gb/s。 图12给出了PLL及其中的VCO的电路原理图, 图13所示为芯片照片和测试频谱, 环路锁定在7.21 GHz的单边带相位噪声是-94 dBc/Hz@50 kHz, 抖动为1.27 ps·rms。

对于时钟恢复电路来说, CMOS工艺没有GaAsPHEMT工艺的噪声性能好。

2003年3月和9月, 进行了2次流片, 其中有3种10 Gb/s时钟恢复电路和2个10 GHz左右的VCO电路, 图14给出了这些电路的版图, 测试结果基本达到设计要求。

对于图14 (a) 的压控振荡器, 采用了LC结构, 用PHEMT工艺实现这种结构的VCO, 具有成功率高、 压控范围宽、 线性度好等特点, 在10～20 GHz范围, 这种结构效果最好。 图15给出了它的仿真结果, 仿真环境采用Agilent公司的EDA软件ADS2002, 电路电源采用3.3 V, 压控范围从0.9 V到3.2 V, 频率范围从11 GHz到16.63 GHz。

1.3.5 数据判决

数据判决电路的结构见图16, 数据判决电路的实现难点是其中的D触发器的设计, 目前, 射光所采用0.18/0.25 μm CMOS实现10 Gb/s级的数据判决电路已没有任何困难。 图17给出了采用0.25 μm CMOS工艺研制的数据判决电路芯片照片和实测结果, 最高工作速率可达12 Gb/s。

1.3.6 分接器

图11 用0.18 μm CMOS工艺设计的环形VCO和PLL (a) —9 GHz环形VCO版图; (b) —11.5 GHz PLL芯片照片; (c) —11.5 GHz PLL信号频谱

图12 0.2 μm PHEMT工艺的7.2 GHz锁相环PLL及其VCO的电路原理图

图13 测试的最高频率为11.5 GHz的PLL芯片照片和信号频谱

图14 采用0.2 μm GaAs PHEMT工艺设计的时钟恢复电路和关键模块电路版图 (a) —11～16.5 GHzVCO; (b) —10～12 Gb/s时钟恢复电路; (c) —10 GHz PLL; (d) —10～12 Gb/s的时钟恢复+数据判决; (e) —10 GHz的1∶16分频器; (f) —10 GHz PD+VCO

图15 11～16.5 GHz VCO部分压控特性 (a) —控制电压0.9 V; (b) —控制电压3.2 V

图16 数据判决电路基本结构

分接器的功能正好与复接器相反, 同样, 分接器也有3种实现结构: 串型、 并型和树型。 图18所示为分接器的电路结构, 图19所示为用0.25 μm CMOS工艺设计的1∶4分接器, 测试结果达到10 Gb/s。 用0.18 μm CMOS设计的1∶4分接器见图20, 其最高工作速率已达到12.5 Gb/s。40 Gb/s芯片组研究需要解决的难题包括: 高速电路设计、 版图设计、 高速工艺的研究、 有源和无源器件模型的研究和开发。 电路设计需要引入微波技术和微波集成电路的概念和方法, 目前, 微波集成电路技术也是突飞猛进。 对于40 Gb/s芯片, 芯片的研究已从电路设计转向电场设计, 对工艺要有深刻的理解和掌握, 更为复杂的电磁场计算被引入到电路设计和模拟中来。 国际上高速芯片技术的突破目前主要由大公司获得, 因为他们有自己的工艺生产线, 超高速芯片设计要求设计单位与工艺单位的关系更加紧密。 芯片的测试成本越来越高, 与此同时, 封装已成为一个突出问题, 并已成为芯片设计的一个重要组成部分。 高速器件建模仍是电路设计的难点。

1.4 40 Gb/s芯片组的技术突破

图17 0.25 μm CMOS工艺数据判决电路芯片 照片和输出眼图

图18 分接器系统结构

图19 采用0.25 μm CMOS工艺设计的分接器

1.4.1 复接器

图20 采用0.18 μmCMOS工艺设计的 1∶4分接电路版图

40 Gb/s复接器的设计选用法国OMMIC的0.2 μm PHEMT工艺, 该工艺的f_t=55 GHz, 主要用于MMIC、 光通信IC及RFIC等领域, OMMIC提供了以下器件模型: nE/D FET大小信号模型、 肖特基势垒二级管: GM Diode用于混频器、 BE Diode用于变容, overlap Diode用于电压移位, 电阻有NiCr电阻和GaAs电阻, 它们的温度系数不同, MIM电容有2种, 绝缘层材料为SiO₂+Si₃N₄和Si₃N₄ 2种, 螺旋电感Spiral Inductor, 空气桥AirBridge, 过孔ViaHole, 焊接Bumps, 各种连线、 微带器件等。 图21给出了工艺的有源层剖面图和FET管小信号模型。

用0.2 μm PHEMT工艺设计的40 Gb/s 4∶1复接电路, 可选的方案有3种, 图22所示为其中之一。 它是一个2∶1复接器, 实测结果为20 Gb/s, 采用传输线代替电感是这个电路的关键技术之一。

1.4.2 激光驱动器

用0.2 μm GaAsPHEMT工艺研制的激光驱动器电路通过测试变换方法得到了速率为24 Gb/s的输出信号波形, 这是目前国内最高的芯片速度记录, 电路应用了微波集成电路技术, 在版图设计上强调对称性和寄生效应的计算, 信号传输应用了波导技术。 这个电路的挑战是, 在高速的情况下, 输出电流要大于40 mA, 输出电压摆幅要大于2 V, 这个电路包括前置放大和输出驱动两部分 (见图23) 。

图21 ED02AH工艺的有源层剖面图和FET管小信号模型

图22 0.2 μm GaAs PHEMT工艺2∶1复接器 (a) —电路原理; (b) —芯片照片

图23 激光驱动器电路图 (a) —前置放大; (b) —输出驱动

图24所示为激光驱动器照片和测试结果。 图24 (b) 的结果是工作在12 Gb/s时测得的, 其中电源采用-4.38 V, 输入信号为幅度为 0.5 V, 输出信号幅度2.5 V, 抖动为9 ps, 上升时间为31.5 ps, 下降时间为46.6 ps, 比特率最大超过2/ (t_r +t_f) ³=25 Gb/s。 图24 (c) 所示为工作在24 Gb/s时的输出信号波形。 目前, 射光所测试设备的最高速度为12 Gb/s。 为了得到24 Gb/s的结果, 将差动输入的一端接时钟信号, 另一端接数据信号, 利用数据信号对时钟信号取样, 得到了速率为24 Gb/s的输出信号波形。

用0.2 μm和0.1 μm PHEMT工艺重新设计的40 Gb/s激光驱动器已模拟成功, 输出摆幅分别超过2.5 V和5 V。

1.4.3 前置和限幅放大器

40 Gb/s的前置和限幅放大器采用常规结构的放大器形式已无法满足要求, 必须采用微波电路中行波或分布放大器的结构 (见图25) , 晶体管的输入电容和输入线的特性参数共同确定输入传输线的特征阻抗Z₀, 而放大器的总增益为A=ng_mZ₀/2 (式中g_m 为管子的跨导; n为分布放大器的级数) 。 对于常规结构的放大器, 放大倍数随级数的增加而增加, 带宽随级数的增加而减少, 对于分布放大器来说, 它的带宽与级数无关, 主要与FET管的特征频率f_T有关, 而增益是各级增益之和。

用0.2 μm PHEMT工艺设计的40 Gb/s分布式前置和限幅放大器正进行理论和电路结构研究, 2004年3月为流片日期。

1.4.4 时钟恢复

40 Gb/s时钟恢复电路的重点和难点是压控振

图24 激光驱动器版图和测试结果 (a) —芯片照片; (b) —在12 Gb/s的测试眼图; (c) —工作在24 Gb/s时的波形

图25 采用分布放大器方法的前置和限幅放大器电路

荡器VCO的设计, 主要原因是感性元件的感值不易得到准确值, 在超高频时, 寄生效应比较严重, 且无法预测, 需要进行多次的设计-流片的迭代, 才能知道最终结果。

作者采用0.2 μm PHEMT工艺研制的30 GHz的VCO芯片现等待测试。 2003年3月, 设计速率为20 Gb/s和40 Gb/s的时钟恢复电路参与了流片, 2003年9月, 有2个10～20 GHz的VCO电路进行流片。 图26给出了芯片的版图。 由于目前受测试仪的限制, 在12 GHz以上的VCO还无法测得振荡频率。

图27所示为采用共面波导 (CPW) 技术设计的40 GHzVCO的电路图。

1.4.5 数据判决

采用0.2 μmPHEMT工艺研制的40 Gb/s电路的核心模块已设计完成, 2003年3月已流片, 目前已回来等待测试 (图28) 。 采用0.2 μm PHEMT工艺研制的超过40 Gb/s的超动态结构的判决电路完成设计并于2003年9月5日送出流片 (图29) 。

1.4.6 分接器

采用0.2/0.1 μm GaAs PHEMT工艺的分接器电路将于2004年3月进行流片。

1.5 EDA软件环境和芯片测试环境

电路研究采用了国际先进EDA工具, 主要有Agilent的ADS, Cadence公司的Virtuoso, Silvarc的Smartspice, Synopsys (Avant!) 公司的HSPICE等。

高速和射频集成电路芯片对测试仪器的频率、 灵敏度等都有很高的要求, 价格通常很高, 仪器的使用技术性很强。 射光所在国家和企业的部分资助和支持下, 建成了射频与超高速集成电路测试平台, 配置了超高速数字、 射频、 微波、 毫米波和光电芯片在晶圆 (on wafer) 测试的基本设备和仪器。 主要设备是美国Cascade Microtech公司的微波与高速芯片测试台, 配备了10多种不同信号组合的微波探头, 构成超高速数字、 射频、 微波、 毫米波和光电芯片在晶圆测试的核心设备, 另外还有日本ADVANTEST公司的12.5 Gb/s脉冲图码发生器/误码检测仪, 美国Agilent公司的配有双通道50 GHz 带宽电插件、 10 Gb/s 1 300～1 550 nm光通道与电通道插件、 具有示波、 眼图/摸板和时域反射分析3种功能的86100A系列数字通信分析仪。 图30所示为测试实验室和相应的设备。

图26 时钟恢复电路和VCO的版图 (a) —30 GHz VCO (待测试) ; (b) —快慢通道控制式40 GHzVCO (待测试) ; (c) —电流控制式40 GHzVCO (待测试) ; (d) —40 GHz PLL (待测) ; (e) —40 GHzPD (待测) ; (f) —40 Gb/s时钟恢复 (待测)

图27 采用CPW技术设计的40 GHz的VCO电路和相应的PLL电路版图

2 国际技术趋势和市场前景分析

2.1 国外研究动向

目前, 国际上在10 Gb/s组芯片的研究和开发方面已比较成熟并走向商品化, 国外许多研发机构都在加紧研究40 Gb/s以上的集成电路, 例如, Infineon公司用0.13 μm CMOS工艺实现40 Gb/s 2-to-1复接器, UMS公司用0.13 μm PHEMT工艺实现40 Gb/s的光通讯收发器;OMMIC公司用0.15 μm PHEMT工艺实现了43 Gb/s的跨导放大器和1∶2复接器。 NTT用0.1 μm InP HEMT工艺实现47 Gb/s 1∶4 分接器 (见图31) ;德国Fraunhofer的IIS研究所用InP HBT工艺实现了80 Gb/s的

图28 20～40 Gb/s数据判决 (待测试)

图29 采用超动态D触发器的40 Gb/s数据判决

图30 超高速集成电路测试系统

2∶1复接器 (见图32) 。 随着纳米技术向工艺领域的渗透, 出现了f_t=260 GHz的工艺 (法国iemn) , 预计在不久的将来, 160 Gb/s的芯片也将出现。

2.2 未来市场分析

目前, SDH已成为各国核心网的主要传送技术, 我国已建成世界第一大SDH网络, SDH的发展已从核心网扩散到了接入网, 蜂窝通信系统也是SDH应用的最佳场所, SDH在中近期仍将继续发展。 目前, 采用TDM方式的商用光纤通信系统的最大速率已达到10 Gb/s, 不少电信公司已开发出40 G/s的系统, 160 Gb/s的ETDM和640 Gb/s的OTDM的传输试验也已获成功。 光纤通信进一步的发展是引入光复用方式, 北电等公司的32×10 Gb/s的WDM系统已开始商用化, 西门子公司在实验室完成了80×40 G/s的传输40 km的试验。 与此同时, WDM技术也向城域网发展, 网络运营者可以提供透明的以波长为基础的低成本业务, 用户可以灵活地传送任何格式的信号。 光传送节点向多业务融合的方向发展, 节点结构被简化, 节点设备和网络的成本可望显著降低。 光分插复用器 (OADM) 和光交叉连接器 (OXC) 的出现, 满足了节点高效的灵活组网能力。 利用MEMS光开关技术, 朗讯公司实现了256×256的全光交叉连接器, 可节约25%的运行费用和99%的能耗, 美国Xros公司实现了1 152×1 152 的大型OXC, 其总容量已经比传统电交叉连接器提高了约2个数量级。 光传送联网已经成为继SDH电联网以后的又一次新的光通信发展高潮, 反过来可以带动电联网的进一步普及, 预计光电集成电路的产业高潮将很快到来。

图31 NTT0.1 μm InP HEMT的47 Gb/s 1∶4分接器

图32 德国Fraunhofer IIS的80 Gb/s 2∶1复接器

参考文献

[1]　WangZG, ThiedeA, SchlechtwegM.ClockandcarrierrecoverywithasynchronizedoscillatorandaPLL[P].Germanypatent19739645.3.

[2]　王志功.光纤通信集成电路设计[M].北京:高等教育出版社, 2003.196202.

[3]　HUANGTing, WANGZhi gong, ZHUEn.24Gb/slaser/modulatordriverICusing0.2μmgatelengthPHEMTs[A].29thEuropeanSolid StateCircuitsConference[C].Portugal, 2003.277280.

[4]　SavojJ, RazaviB.A10Gb/sCMOSclockanddatarecoverycircuitwithahalf ratelinearphasedetector[J].IEEEJ SSC, 2001, 36 (5) :1321.

[5]　RazaviB.DesignofAnalogCMOSIntegratedCircuits[M].McGrawHill, 2001.

[6]　RansijinH, etal.A10 Gb/slaser/modulatordriverICwiyhadual modeactivelymatchedoutputbuffer[J].IEEEJournalofSolid StateCircuite, 2001, 36 (9) :13141320.

[7]　WANGZhi gong, etal.15Gb/sintegratedlaserdiodedriverusing0.3μmgatelengthquantumwelltransistors[J].ElectronicsLetters, 1992, 28 (3) :222223.

[8]　WANGZhi gong, Thided, A, etal.40Gb/sGHzclockrecoveryandfrequencymultiplyingAlGaAs/GaAsHEMT ICusinginjection synchronisednarrowbandringVCOsandauxiliaryPLLs[J].ElectronicsLetters, 1999, 35 (10) :11511152.

[9]　Nakasha, Y, SuzukiT, etal.A43 Gb/sfull clock4∶1multiplexerinInp basedHEMTtechnology[J].IEEEJournalofSolid StateCircuits, 2002, 37 (12) :17031709.

[10]　HuberD, etal.InP InGaAssingleHBTtechnologyforphotoreceiverOEIC sat40Gb/sandbeyond[J].JournalofLightwaveTechnology, 2000, 18 (7) :9921000

[11]　韦乐平 光同步数字传送网[M].北京:人民邮电出版社, 1998.1845.