PDN电源地平面去耦电容网络设计
刘丽娟，杨兵初，倪兰，张键洋，许雪梅，邓联文，曹粲
(中南大学 物理与电子学院，湖南 长沙，410083)
摘 要：
段的不同分层设计去耦电容网络的思想，给出电容器去耦原理和计算方法，分析过孔和引出线等不同封装方法对去耦电容阻抗的影响。利用目标阻抗法进行10 MHz~1 GHz的频带范围内PDN的端口阻抗设计，运用目标阻抗值和自谐振点确定去耦电容的种类、型号和数目。利用Ansoft SIwave工具对所设计的去耦电容网络去耦效果进行仿真模拟。仿真结果表明：电源地平面在高频下需要的电容阻抗很小，高频段的电容阻抗比低频段电容阻抗低一个数量级，但需要的去耦电容数目多达上百个。
关键词：
中图分类号：TN98 文献标志码：A 文章编号：1672-7207(2013)10-4088-06
Decoupling capacitor networks design on PDN power ground planes
LIU Lijuan, YANG Bingchu, NI Lan, ZHANG Jianyang, XU Xuemei, DENG Lianwen, CAO Can
(Department of Physics and Electronics, Central South University, Changsha, 410083, China)
Abstract: To design the decoupling capacitors network according to the hierarchical division, the decoupling principle and computing method were proposed. Meanwhile, the effects of different packings such as vias and traces on the impedance of decoupling capacitors were analyzed. The port impedance of PDN in the frequency range from 10 MHz to 1 GHz was designed with the target impedance method, and the type, model and number of the decoupling capacitors were chosen according to the method and self-resonant frequency of each capacitor. The processing and decoupling effects of the designed decoupling capacitors network were simulated in Ansoft SIwave. The simulation results show that the impendance of capacitor needed among Power and plane structure was small. In high frequency, the impedance of capacitor was reduced an order of magnitude compared with the low frequency, but the quantity raised to hundreds or even more.
Key words: power distribution network; target impendence method; Z parameters; decoupling capacitors
随着信息技术的发展，各种高性能、高密度、高引脚数集成电路应运而生，系统工作频率不断提升，电源噪声问题使得PDN设计面临更大的挑战。为使系统能够及时有效地为集成电路提供纯净、充足、稳定的电源，应该从根本上控制系统在一定频带范围内工作时输入阻抗低于目标阻抗[1]。其中最有效的途径就是在相应的集成电路(IC)旁放置去耦电容。对于去耦网络中电容器的型号、大小、数目的选取与确定也一直是研究的热点。随着PDN设计的复杂度和精细度 的提高，采用孤立结构如插槽和滤波器[2]、金属氧化物半导体电容(MOSCAP)[3]、嵌入式电容[4]、电磁带隙结构(EBG结构)[5-7]或等来实现更高频的去耦设计，遗传算法[8]、数字积分法[9]、成本函数[10]、有效电容放置算法[11]等应用到优化去耦网络的设计中。然而，现有的研究成果并不能直接应用于高速高功耗PDN的设计，还必须依靠于经验丰富的工程师，有时不得不进行反复调试设计。Wang等[12]从时域和频域2个方面对于控制PDN阻抗的去耦电容器和EBG结构的去耦效果进行分析，但没有分析去耦电容参数对去耦作用的影响以及如何设计去耦电容网络。Fizesan等[13]通过成本分析的方法进行PDN去耦电容设计的同时进行仿真分析，然而没有考虑表贴电容封装对过孔和引出线等去耦效果的影响。去耦电容的过孔和引出线等不连续结构对于去耦电容器的作用有重大的影响[14]。本文作者分析电容器去耦的原理，给出不同封装上过孔和引出线等对去耦电容阻抗的寄生电感的计算。然后利用目标阻抗法研究去耦电容的型号和数目选择的设计。最后利用Ansoft公司的SIwave工具进行仿真模拟，验证设计理论的合理性和正确性。
1 去耦电容网络原理分析与计算
1.1 电容器的去耦原理分析
当芯片产生瞬态变化电流时，去耦电容为集成电路提供了就近的高强通道，不必通过电源线从较远的电源中获取电流，从而控制电源噪声的幅值[15]。同时也大大减小了向外的辐射能量，使通道之间相互之间没有公共阻抗，抑制了共阻抗耦合。
图1 从DC~GHz频带范围目标阻抗
Fig. 1 Target impedance in frequency range from DC to GHz
经典的PDN结构包括稳压器、去耦电容网络、电源地平面以及各种互连结构。图1运用分层设计的思想，在不同频段下，需要选择不同类型的电容器进行PDN去耦设计。从1 kHz到1 MHz范围内，即低频段内通常采用体去耦电容器。低频段下选取品质因数远小于1的体电容器能够实现去耦，有效压制PDN的阻抗曲线[16]。对于更高电容值的电容器可采用钽、铌电容或电解电容器。从10 MHz到100 MHz即中频段内，去耦采用不同介质、不同尺寸的陶瓷电容器。
在高频去耦时，可以把去耦的频率范围分成几段，每一段单独计算，用多个相同容值电容并联达到阻抗要求。而对应不同频段范围，应选择不同的电容。电容器高频时主要表现为感性，一般采用具有低电感的陶瓷电容。
1.2 寄生电感的计算
在实际中，电容器被看成是电容(C)、寄生电阻(RES)和寄生电感(LES)的串联谐振电路。RES是电容器金属平面的串联电阻，LES与生产工艺和封装尺寸有关。同种封装和尺寸的电容，其等效串联电感基本相同。在自谐振频率下，电容器的阻抗大小等于RES；电容器在低于自谐振频率时为容性，高于自谐振频率时为感性。其阻抗模值与工作频率的关系式为
(1)
图2所示为电容为22 μF(375 pH，10 mΩ)的频率响应。
图2 22 μF电容器的频率响应
Fig. 2 Frequency response of 22 μF capacitor
电容在电路板上的安装通常包括一小段从焊盘拉出的引出线，以及2个或更多的过孔，而引线与过孔都存在寄生电感。寄生电感是重要参数，它对电容的特性影响最大。电容安装后，可以对其周围一小片区域有效去耦。首先，电容自身存在寄生电感，从电容到达需要去耦区域的路径上包括焊盘、一小段引出线、过孔、电源及地平面，这几部分都存在寄生电感。相比较而言，过孔和引出线的寄生电感较大。过孔的寄生电感为
(2)
其中：h0为过孔的厚度；d为过孔的孔径。引出线的寄生电感为
(3)
Z0为传输线特性阻抗，近似为[17]
(4)
其中：εr为介电常数；h为信号线与平面介质厚度；w为线宽；t为金属厚度。综合考虑安装过孔和引出线的因素，去耦电容器总的寄生电感应近似为
(5)
2 去耦电容网络设计
PDN设计要求在需要去耦的频带范围内能够满足目标阻抗，以便输出稳定的电压。在IC端放置去耦电容连接在电源和地平面之间来降低PDN的阻抗。根据系统需求设计PDN的目标阻抗，其表达式为
(6)
电源地平面可以等效为由很多电感和电容构成的网络，也可以看成1个共振腔。在一定频率下，这些电容和电感会发生谐振现象，从而影响电源层的阻抗。本设计以10 MHz~1 GHz范围作为感兴趣的工作频带。在低频段范围内，添加体电容器(bulk capacitor)来调整阻抗峰值，放置位置应选在远离电源馈入点的时钟电路或输入输出连接处附近。在低频段采用几个体电容器可以很容易实现控制阻抗的目的。PDN低于目标阻抗的临界频率点为Fpsw，最高的去耦有效频率为Fbypass=Ztarget/(2πL)，其中L为去耦电容器的等效电感。在Fpsw＜f＜Fbypass频段范围，待添加的去耦电容器的阻值近似为
(7)
在选择高频去耦电容器时，由电容器为本地电路提供瞬态工作能量。一般原则为电容器的自谐振频率大于需抑制的时钟谐波频率，即所需的高频电容寄生电感需满足：
(8)
确定电容器的数目的方法为，设计电容器用几个或多个电容并联以减小等效串联电感。并联多个相同的电容时，其谐振点保持不变，但是阻抗曲线压低从而增大了满足目标阻抗的工作频带范围。需要并联相同参数的电容器数目为
(9)
式中：ZC为在Fpsw处的去耦电容阻抗模；Ztarget为系统目标阻抗模。
3 仿真实例
设计采用1块4层电源地平面对模块电路，包括表面、底层、电源和地平面。其中电源地平面对的长×宽为100 mm×100 mm，均采用0.035 mm的铜皮层，由厚度为0.1 mm 的FR-4epoxy介质材料隔开，其介质常数为4.5。在SIwave的环境中，建立PDN电源地平面对模型。在平面对的(10，10)和(90，90)处放置端口P1和P2连接在VCC和Ground层之间，系统设计要求需在10 MHz~1 GHz范围内对PDN结构进行P1和P2点的传输阻抗分析，得到Z参数曲线如图3所示。
图3 端口传输阻抗和目标阻抗曲线对比图
Fig. 3 Contrast of port impedance and target impedance curve
根据式(6)，设定系统端口目标阻抗为：Ztarget= 0.825 Ω。
为了有效控制电源地之间的阻抗，通过添加去耦电容来降低端口阻抗。首先对系统进行Z参数仿真，如图3中曲线代表P1和P2端口传输阻抗曲线，直线代表目标阻抗。在曲线高于直线的频率区域内，电源地平面对的阻抗高于目标阻抗，会产生较大的回路电感，使电源分配系统的输出电压超出纹波容限，从而引起电源完整性问题。
通常添加去耦电容采用表贴焊盘封装，做板级设计需要添加焊盘、引出线和过孔等。其中过孔和引出线将对电容去耦产生很大的影响，在实际的PDN系统设计中需要加以考虑。本设计过孔采用通孔形式，将电容器两端口分别连接到电源和地层，设置孔径为0.5 mm，长度为PDN板级厚度0.44 mm，引出线的长宽分别为1 mm和0.5 mm。根据式(2)和(3)，分别得到过孔的寄生电感为Lm=5.048 nH，引出线的寄生电感为0.65 nH/mm。最终得到每个电容除自身的寄生电感还需加上安装电感，其值为11.4 nH。
通过仿真分析，在低频段内，PDN端口阻抗值较高，可以采用1个大容量的体去耦电容实现低频去耦。添加12 μF的体电容得到端口阻抗的Z参数曲线如图4所示。
图4 添加低频去耦C1的Z曲线
Fig. 4 Z curve with low frequency decoupling capacitor C1
从图4可以看出：采用12 μF的体去耦电容放置在端口P1附近，可以将10 MHz~ 30.1 MHz范围内的端口阻抗降至目标阻抗以下，去耦效果明显。但是，在50 MHz处产生了1个新的阻抗峰值，达到6.5 Ω左右，远远大于目标阻抗。如果系统工作在这一频率下，将产生较大的电压噪声引发电源完整性问题。从结果分析，下一步去耦的低频点为Fpsw=30.1 MHz，根据去耦设计原理式(8)需添加电容器的电容分别为：C2=6 nF，C3=2.1 nF，所需数目分别为N2=0.798≈1，N3=2.17≈2。从SIwave电容库中选取1206封装的容值分别为6.2nF和2.7nF的电容。图5所示为增添了C2的端口输出阻抗的Z参数曲线图。
从图5中Z参数曲线看出：添加C2之后，频率30 MHz~60 MHz阻抗降低，并且出现1个阻抗最低值，但在20 MHz和90 MHz处出现阻抗峰值高于目标阻抗，没有完全实现在低频段范围内的阻抗控制。采用同样方法进一步去耦，就可以达到目的。图6所示为添加C3后的阻抗曲线。
根据图6，阻抗峰值降至目标阻抗以下。针对110MHz谐振点得到所需电容C4=1.485 nF≈1.5 nF，选取0402封装的1.5 nF电容。由于在电容器库中选取时，设计者不能自定义电容器的RES，因此，对于设计者有一定的条件局限性。去耦电容器的RES可用来获得平坦的阻抗曲线，故设计者可以选不同容值的电容器并联达到平滑阻抗曲线的作用。如图7所示的仿真结果所示：添加了C1~C4后实现了在10 MHz~700 MHz频段内满足目标阻抗。根据阻抗曲线结果，得到高频下去耦电容的第1个低频点Fpsw=773.8 MHz。高频需要的电容器电容很小，所需数目则较多。
图5 添加去耦电容C1和C2的Z参数曲线
Fig. 5 Z curve with decoupling capacitor C1 and C2
图6 添加去耦电容C1~C3的Z参数曲线
Fig. 6 Z curve with decoupling capacitor C1~C3
同理根据设计原理得到700 MHz~1 GHz的频段内，添加的去耦电容和数目分别为C5=0.26 nF，N5=30；C6=0.19 nF，N6=46。图8所示为继续添加C5得到的阻抗曲线。
图9所示为添加C6后的最终设计结果，曲线为实现去耦得到的较为平坦的端口阻抗曲线，显然在工作频段范围(10 MHz~1 GHz)端口阻抗曲线在目标阻抗以内。整个设计采用了6种不同种类、型号和数目的电容器，构成去耦电容网络连接于PDN电源和地层之间。设计同时考虑不同类型和封装的电容器的自谐振频率来确定去耦网络中电容器的种类、型号和数目，实现 PDN电源地平面阻抗设计。另外，去耦电容放置在输出端口附近，以改善去耦电容工作的时序性。表1所示为设计选取的电容器参数。
图7 添加去耦电容C1~C4的Z参数曲线
Fig. 7 Z curve with decoupling capacitor C1~C4
图8 添加去耦电容C1~C5的Z参数曲线
Fig. 8 Z curve with decoupling capacitor C1~C5
图9 设计后端口阻抗Z参数曲线
Fig. 9 Z curve with decoupling capacitor C1~C6
表1 去耦电容参数表
Table 1 Decoupling capacitor parameter
4 结论
(1) 提出了在不同的工作频段下分层设计的思想，研究了逐步添加去耦电容网络的设计方法。给出了选取去耦电容型号、确定其大小和数目的理论依据。仿真过程重点引入了表贴封装元件中的过孔、引出线的寄生电感对去耦效果的影响。
(2) 在高频段0.8 GHz~2.0 GHz，需要的电容器容值比低频段低1个数量级，分别为0.27 nF和0.18 nF。同时，需要电容的数量大幅度增加，0.27 nF电容器数目为30个，0.18 nF电容数目达到46个。
参考文献：
[1] ZHANG Mushui, LI Yushan, LI Liping. An efficient power-delivery method for the design of the power distribution networks for high-speed digital systems[J]. IEEE Transactions on Microwave Theory and Techniques, 2009, 57(3): 693-707.
[2] Wu T L, Chuang H S, Wang T K. Overview of power integrity solutions on package and PCB: Decoupling and EBG isolation[J]. IEEE Transactions on Electromagnetic Compatibility, 2010, 52(2): 346-356.
[3] Bharath K, Engin E, Swaminathan M. Automatic package and board decoupling capacitor placement using genetic algorithms and M-FDM[C]//Proceedings 45th Des Autom Conf. Anaheim, CA, 2008: 560-565.
[4] Kikuchi K, Takemura K, Ueda C. Low-impedance power distribution network of decoupling capacitor embedded interposers for 3-D integrated LSI system[C]//IEEE 18th Conference on Electronical Performance of Electronic Packaging and Systems, 2009: 25-28.
[5] Shahpamia S, Ramahi Omar M. Electromagnetic interference (EMI) reduction from printed circuit boards(PCB) using electromagnetic bandgap structures[J]. IEEE Transactions on Electromagnetic Compatibility, 2004, 46(4): 580-586.
[6] Kamgaing T, Ramahi Omar M. Design and modeling of high-impedance electromagnetic surface for switching noise suppression in power planes[J]. IEEE Transactions on Electromagnetic Compatibility, 2005, 47(3): 479-489.
[7] Wang T K, Hsieh C Y, Chuang H H. Design and modeling of a stopband-enhanced EBG structure using ground surface perturbation lattice for power/ground noise suppression[J]. IEEE Transactions on Microwave Theory and Technigues, 2009, 57(8): 2047-2054.
[8] Choi J Y, Madhavan S. Decoupling capacitor placement in power delivery networks using MFEM[J]. IEEE Transactions on Components and Manufacturing Technology, 2011, 1(10): 1651-1661.
[9] Eguia T J A, Mi Ning, Sheldon X, Tan D. Statistical decoupling capacitance allocation by efficient numerical quadrature method[J]. Symposium on Quality Electronic Design, 2009: 309-316.
[10] ZHAO Shiyou, Roy K, Koh C K. Power supply noise aware floorplanning and decoupling capacitance placement[C]// Proceedings of the 15th International Conference on VLSI Design, 2002: 489-495.
[11] WANG Xiaoyi, CAI Yici, ZHOU Qiang, et al. Decoupling acpacitance efficient placement for reducing transient power supply noise[C]//IEEE International Conference on Computer-Aided Design Digest of Technical Papers. 2009: 745-751.
[12] WANG Lixin, ZHANG Yuxia, ZHANG Gang. Power integrity analysis for high-speed PCB[J]. Pervasive Computing Signal Proceeding and Applications, 2010: 414-418.
[13] Fizesan R, Pitica D. Simulation for power integrity to design a PCB for an optimum cost[J]. Design and Technology in Electronic Packaging, 2010: 141-146.
[14] GUO Wei-da, Shiue Guanghwa, LIN Chienmin, et al. An integrated signal and power integrity analysis for signal traces through the parallel planes using hybrid finite-element and finite-difference time-domain techniques[J]. IEEE Tranctions on Advanced Packaging, 2007, 30(3): 558-565.
[15] Song K J, Kim J M, Yoo J W. Low power noise multilayer PCB with discrete decoupling capacitors inside[J]. Circuit World, 2009, 35(2): 30-36.
[16] Archambeault B, Connor S. The effect of decoupling capacitor distance on printed circuit boards using both frequency and time domain analysis[J]. Electromagnetic Compatibility, 2005(2): 650-654.
[17] 李玉山, 李丽平. 信号完整性分析[M]. 北京: 电子工业出版社, 2005: 149-154.
LI Yushan, LI Liping. Signal integrity: Simplified[M]. Beijing: Publishing House of Electronics Indestry, 2005: 149-154.
(编辑 何运斌)
收稿日期：2012-08-08；修回日期：2012-11-12
基金项目：国家自然科学基金资助项目(611720747)
通信作者：杨兵初(1957-)，男，湖南石门人，教授，从事光电材料与器件研究；电话：0731-88879525；E-mail：bingchuyang@csu.edu.cn
摘要：提出根据工作频段的不同分层设计去耦电容网络的思想，给出电容器去耦原理和计算方法，分析过孔和引出线等不同封装方法对去耦电容阻抗的影响。利用目标阻抗法进行10 MHz~1 GHz的频带范围内PDN的端口阻抗设计，运用目标阻抗值和自谐振点确定去耦电容的种类、型号和数目。利用Ansoft SIwave工具对所设计的去耦电容网络去耦效果进行仿真模拟。仿真结果表明：电源地平面在高频下需要的电容阻抗很小，高频段的电容阻抗比低频段电容阻抗低一个数量级，但需要的去耦电容数目多达上百个。
