一种10 bit 50 MSps分段式电流舵DAC设计
来源期刊：北方工业大学学报2019年第2期
论文作者：吴晓宇 杨兵 武锦 吴旦昱
文章页码：49 - 56
关键词：电流舵DAC;Q~2 Random Walk;温度计码;共源共栅;
摘 要：本文基于40 nm CMOS工艺,设计了一种10 bit 50 MSps的DAC,该DAC内嵌于一款4 GSps 12 bit的ADC核内进行非线性校准的工作. DAC电路的主体为分段式结构,高6位和低4位分别为温度计码和二进制码.本文提出一种利用模拟电路来进行二进制码转温度计码的设计,可以有效的提高DAC的INL及减小译码电路版图的面积.为了减小因版图布局而引起的失配误差,电流源阵列采用Q2Random Walk布局.版图后仿的结果显示,在1. 8 V电源供电下,DAC的DNL和INL的最大绝对值分别为0. 04 LSB和0. 015 LSB.当仿真时的输出信号频率为0. 098 MHz时,DAC的SFDR为73. 5 d B.
吴晓宇，杨兵，武锦，吴旦昱
北方工业大学信息学院中国科学院微电子研究所
摘 要：本文基于40 nm CMOS工艺,设计了一种10 bit 50 MSps的DAC,该DAC内嵌于一款4 GSps 12 bit的ADC核内进行非线性校准的工作. DAC电路的主体为分段式结构,高6位和低4位分别为温度计码和二进制码.本文提出一种利用模拟电路来进行二进制码转温度计码的设计,可以有效的提高DAC的INL及减小译码电路版图的面积.为了减小因版图布局而引起的失配误差,电流源阵列采用Q2Random Walk布局.版图后仿的结果显示,在1. 8 V电源供电下,DAC的DNL和INL的最大绝对值分别为0. 04 LSB和0. 015 LSB.当仿真时的输出信号频率为0. 098 MHz时,DAC的SFDR为73. 5 d B.
关键词：电流舵DAC;Q~2 Random Walk;温度计码;共源共栅;
