FPGA与DSP的雷达数据传输接口设计
来源期刊:控制工程2011年第S1期
论文作者:陈文鹤 毕欣 曹云侠 邵壮
文章页码:60 - 62
关键词:FIFO;EMIF;FPGA;DSP;VerilogHDL;
摘 要:在雷达信号处理过程当中,雷达信号的采集和存取是雷达系统重要的环节,由于ADC的采样速率,数据的宽度与DSP的时钟和宽度并不相同,为了保证两种之间的数据正确传输,基于FPGA的FIFO解决了这样的问题。文章介绍了DSP的EMIF(外部存储器接口)与异步FIFO(先进先出)存储器的基本结构和原理。着重阐述了EMIF如何读取FIFO存储器的数据,硬件的连接和软件的控制。通过实验测试,该设计方案实现雷达信号数据的正确传输。
陈文鹤1,2,毕欣1,2,曹云侠1,邵壮3
1. 中国科学院沈阳自动化研究所2. 中国科学院研究生院3. 沈阳新杉电子工程有限公司
摘 要:在雷达信号处理过程当中,雷达信号的采集和存取是雷达系统重要的环节,由于ADC的采样速率,数据的宽度与DSP的时钟和宽度并不相同,为了保证两种之间的数据正确传输,基于FPGA的FIFO解决了这样的问题。文章介绍了DSP的EMIF(外部存储器接口)与异步FIFO(先进先出)存储器的基本结构和原理。着重阐述了EMIF如何读取FIFO存储器的数据,硬件的连接和软件的控制。通过实验测试,该设计方案实现雷达信号数据的正确传输。
关键词:FIFO;EMIF;FPGA;DSP;VerilogHDL;